

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07283168** A

(43) Date of publication of application: 27.10.95

(51) Int. CI

H01L 21/28

H01L 21/324

H01L 21/768

H01L 29/78

H01L 21/336

(21) Application number: 06077246

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 15.04.94

(72) Inventor:

TSUTSUMI TOSHIAKI MAEKAWA KAZUYOSHI


# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PURPOSE: To enable a semiconductor device of salicide structure where a junction is protected against damage to be easily manufactured.

CONSTITUTION: In a salicide process in the manufacture of a semiconductor device, a Co-rich metal silicide film 9 is formed on an exposed silicon part through a first thermal treatment after a Co film is formed, then a Co film 9 left unreacted is removed, and a second thermal treatment is carried out in an  $\mathrm{SiH_4}$  atmosphere 13 so as to form an  $\mathrm{Si-rich}$  metal silicide layer 14.

COPYRIGHT: (C)1995,JPO





# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

#### (11)特許出願公開番号

## 特開平7-283168

(43)公開日 平成7年(1995)10月27日

D

301 P

(51) Int.Cl. <sup>6</sup>	<b>識別記号</b> 庁内整理番号	FΙ	技術表示箇所
H 0 1 L 21/28	301 S		
01/204	7		

21/324

21/768

審査請求 未請求 請求項の数11 OL (全 10 頁) 最終頁に続く

29/ 78

(21)出願番号 特顯平6-77246 (71)出廣人 000006013

三菱電機株式会社 (22)出顧日 平成6年(1994)4月15日 東京都千代田区丸の内二丁目2番3号

(72) 発明者 堤 聡明

伊丹市瑞原4丁目1番地 三菱電機株式会

社ユー・エル・エス・アイ開発研究所内

(72)発明者 前川 和藝

H01L 21/90

伊丹市瑞原4丁目1番地 三菱電機株式会

社ユー・エル・エス・アイ開発研究所内


(74)代理人 弁理士 高田 守


#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57)【要約】

【目的】 接合破壊が防止されたサリサイド構造の半導 体装置を、容易に製造する。

【構成】 半導体装置の製造におけるサリサイド工程に おいて、Co膜8形成後、第1の熱処理により、露出し たシリコン部分上にCoリッチな金属シリサイド膜9を 形成し、次いで未反応のCo膜9を除去した後、SiH 4雰囲気13で第2の熱処理を施してSiリッチな金属 シリサイト層14を形成する。





1:半導体基板

2:素子分離用シリコン酸化膜

3:ゲート酸化膜

4: ゲート電極

5:LDD領域

6: サイドウォール

7:ソース・ドレイン領域

9: 金属シリサイド膜

13: SiH4客圖気

14: 金属シリサイド層

2

#### 【特許請求心範囲】

【請求項1】 半導体基板上に選択的に形成された絶像 膜から露出した上リコン部分上に自己整合的に金属シリ サイド層を平成して成る半導体装置の製造市法におい で、上記露出したシリロン部分を含む半導体基板上の全 面に金属膜を堆積する工程と、次いで第1の熱処理を行 い、上記露出したシリコン部分上に上記金属膜を反応さ かた金属リッチな金属シリサイド膜を形成する工程と、 次いて未反応の上記金属膜を除去する工程と、次いでジ 罵りっチな金属シリサイト膜をシリコンリッチな金属シ リサイト層に変成させる工程とを含むことを特徴とする 半導体装置の製造方法。

【請求項2】 第20熟処理を、第10熱処理よりも高 い温度で、かつ半導体基板に形成された絶縁膜上にポリ シリコン膜が形成されない温度で行うことを特徴とする 請求項1記載の半導体装置の製造方法

【請求項3】 - 第2の熱処理を、シラン系ガス雰囲気に 塩素を含むガスを導入して行うこりを特徴りする請求項 1または請求項で記載の半導体装置の製造方法。

【請求項4】 第2の熱処理の後、更に第3の熱処理 を、第20素処理よりも高温で短時間行い、金属シリサ イト層を更に低低편化させることを特徴とする請求項1 ないし請求項3万いずれかに記載の半導体装置の製造方

【請求項5】 - 半導体基板上に選択的に形成された絶縁 膜から露出したシリロン部分上に自己整合的に金属シリ サイド層を形成して収る平導体装置の製造方法におい で、上記露出したシリコン部分を含む半導体基板上の全 面に金属膜を推積する工程と、次いで第10熱処理を行 い、上記露出したシリコン部分上に上記金属膜を反応さ せた金属リッチな金属シリサイド膜を形式する工程と、 次いで未反応の上記金属膜を除去する工程と、次いで全 面に上記金属膜とは異なる種類の金属によるシリコンリ シチな第2の金属シリサイド膜を形成する工程と、次い で第2の熱処理を行い上記金属リッチな金属シリサイド 膜をレリコンリッチな金属シリサイド層に変成させる工 程と、次いで下要な第2の金属シリサイド膜を除去する 工程とを含むことを特徴とする中導体装置の製造方法。

【請求項6】 第2の熱処理後、第2の金属シリサイド。 膜をパターニングして金属シリサイド配線層を形成する 工程を含むことを特徴とする請求項5記載の半導体装置 の製造方法。

【請求項7】「半導体基板上に、素子分離用絶縁膜、ゲ 一ト酸化膜、ゲート電極、LDD領域、絶縁膜サイドウ オールおよびソース・トレイン領域を順次形成する工程 と、その後上記ソース・ドレイン領域上または、上記ソ ース・トレイン領域上とゲート電極上とに自己整合的に 金属シリサイド層を形成する工程とを含むことを特徴と

装置 7 製造方法。

【請求順8】「半導体基板上に、素子分離用絶縁膜を形 成後、コレクタ、パース、エミッタとなるそれぞれで拡 散層およびそれらの電極取り出し部を形成する工程と、 その後上記電極取り出し部上に自己整合的に金属シブサ イト層を形成する工程とお含むことを特像とする請求項 1ないし請求項6記載のいずれかに記載の半導体装置の 製造方法:

【請求項9】「牛導体基板上に選択的に平成された絶縁 ラン系ガス雰囲気において第20熱処理を行い、上記金 10 模が心露出したシリロン部分上に自己整合的に金属シリ サイト層を形成して成る半導体装置において、上記金属 シリサイト層とは異なる種類の金属による金属シリサイ ト配線層が、局部配線として上記金属シリサイド層に接 続きれ、しかもこの金属シフサイト配線層中のS子の量 か化学量論組成とほほ等しいことを特徴とする年導体装

> 【請求項10】 - 半導体基板上にケート電極およびソー ス・トレイン領域を有し、上記ソース・ドレイン領域上 または、上記ソース・ドレイン領域上と上記ゲート電極 上とに金属シリサイト層が形成されたことを特徴とする 請求項9記載の半導体装置。

【請求項11】 - 半導体基板上にコレクタ、マ゚。ト゚ ス、エ ミンタとなるそれぞれの拡散層およびそれらの電極取り 30.5部を有し、この電極取り出し部上に金属シリサイド 層が形成されたことを特像とする請求項9記載の半導体 装置.

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置およびそ 30 の製造方法に関し特に露出したシリコン鉛分上に、シリ サイド層を形成するものに関する。

[0002]

【従来の技術】近年、LSIの高集積化に伴って、配線 層と拡散層との接続部のコンタクト抵抗の低減や、低抵 抗のゲート、ソース、ドレイン形成のため、露出したシ リコン部分上にシリサイド層を自己整合的に形成するサ リサイド技術は、重要な技術の一つである。

【0003】図5は従来のサリサイト構造の半導体装置 の製造方法である。まず、P型の単結晶シリコンから成 る半導体基板1 (以下、基板と称す) に、素子分離用絶 縁膜としての素子分離用シリコン酸化膜2を形成後、ゲ 一ト酸化牔3を例えば10~20nmカ膜厚に形成し、 その上にゲート電極すとなるポリシリコン膜を堆積し て、ゲート酸化膜3およびその上のゲート電極4をバタ ーニングする。続いてイオン圧入法により、例えば P 儂 度が $10^{18}$ % $\mathrm{cm}^3$ 程度の低濃度にドープされた $\mathrm{n}$ 「拡散 領域3(以下、LDD領域と称す)を、ゲート電極4F の両側の基板1に形成し、次いで、ゲート電極4側壁に 絶縁膜サイドウォールとしてカンリコン酸化膜から成る する請求項1ないし請求項6のいずれかに記載の半導体。50 サイトウォール6を倒えば0、0~0、3 $\mu$   ${f m}$  D幅に形

成後、再びイオン注入法により、例えば、As濃度が1  $0^{20}$   ${
m cm}^3$ 程度の高濃度にトープされた ${
m n}^4$ 拡散領域で (以下、ソース・ドレイン領域と称す)を0.1μm程 度の深さに形成する(図5(a))。

【0004】次に、基板1上の全面に、スパッタ法によ り金属膜としてからっ膜8を20~50nmの膜厚に堆 積する(図5(E))。次に、ランプアニーの法によ り、アニール温度を400~500℃、処理時間を数十 科、ArまたはN1雰囲気中で、基板1に第1の熱処理 を行う。これにより、Co膜8のCoと基板1のSiと が反応してゲート電極4およびソース・ドレイン領域で 上にのみ、Clo2SiのようなCoリッチな金属シリサ イド膜りが形成される。このとき反応に使われるSiの 厚さはせいせいCo膜8の摩厚と同程度である(関5 ( ( ) ) ;

【0005】次に、未受房のC6臈8を例えば、塩酸と 過酸化水素水の混合液等によりエッチング医法する(図 5(4))。次に、再びサンプアニール法により、アニ トル温度を650℃は上、例えば700℃、処理時間を 数十利として基板1に第二の熱処理を行う。これによ り、第1の熱処理で形成されたのの「シチな金属ショサ イド障りが変化し、低抵抗なC o S i 2などの金属シリ サイト層10を形成する(図5(e))。こり後、所定 の処理を施して平導体装置を完成する。

【0006】上記り様に、第1および第2の2回の熱処 理によって金属シリサイト層10を形成するが、その理 由については特公平3~67334号公報に示される様 に、最初から650℃以上の高温で熱処理を施すと、拡 散領域も、7中のSェが、サイドウォール6をはい上が ってゲート電極4と拡散領域5、7をでなげてジョット する為である。

### [0007]

【発明が解決しようとする課題】上記の様な従来の方法 では、金属シリサイド層10形成のためのSiは全て基 板1から消費される。第1の熱処理の際、Siの消費量 はCa膜8の膜厚(20~50mm)と同程度の厚当で あるが、第2の熱処理ではS1の消費量が多く、また金 属シリサイド層10の膜厚の変動が大きいため、図6に 示すAの様に、ソース・トレイン領域でが侵食されて薄 くなり、0.01ヵm以下となることもあった。このだ。 め接合部での耐圧がなくなりリーク電流が増大する等接 台が破壊されるという問題があった。

【0008】このような接き破壊の問題を回避する為。 予め接合深さをより深く形成する事はショートチャネル 効果が生じる為、望ましくない。 浅い接合のまま、接合 破壊を回避する方法は、従来から以下に示すものが考え られており、図7を用いて説明する。特開昭64-47 ○50号公報に示す様に、先に示した第10熱処理後、 未反応力Cも膜8を除去し(図5(a)~図5(d)参 照)、次いで、基板1上の全面にポリシリコン模11を、50、上の全面に金属模を堆積する工程と、次いで第1の熱処

堆積し(図7(a))、続いて再び熱処理を施すことに より、第1の熱処理で形成されたしてリッチな金属シリ サイト膜りが変化し、低抵抗なCoSiュなどの金属シ リサイト層12を形成する。このとき反応に使われるS i社下層の基板1と、上層のポランフロン障11との両 方から供給される(図7(L))。その後、米反応のポ リンリコン膜11をトライエッチングにより阻去し(図 7(c))、所定の処理を施して半導体装置を完成す

【0009】この様な製造方法では、金属シリサイド層 10刑職のためのS1は、0回目の熱処理時にずリング コン障11からも供給され、基板1側のS1の消費量は その分低減する。このためサース・トレイン領域でにお ける接合破壊の防止には効果であるものである。

【0010】しかしながら、後工程で未反応のものを除 法するだりいりコン膜11を形成する為、工程が繁雜と なる。また、ポリングロン膜11を除去する際に、千層 の金属シリサイト層12とのエッチングの選択比が小さ 六オーバーエッチングになり易い等製造上の問題があっ 20 120

【0011】この発明は上記の様な問題点を解決する為 になされたもので、サリサイト構造の半導体装置を、接 合を破壊することなり、容易に信頼性良く製造すること を目的とする。更に、配線抵抗の安定した信頼性の高い **半導体装置を得ることを目的とする。** 

#### [0012]

【課題を解決するための手段】 この発明に係る請求項1 記載の半導体装置の製造が法は、露出したシリコン部分 を含む半導体基板上の金面に金属膜を堆積する工程と、 30 次いで第1の熱処理を行い、上記露出した。リコン部分 上に上記金属膜を反応させた金属リッチな金属シリサイ ド膜を形式する工程と、次いで未反応の上記金属膜を除 去する工程と、次いでジラン系ガス雰囲気において第2 り熱処理を行い、上部金属リッチな金属シリサイド膜を シリコンリッチな金属シリサイト層に変成させる工程と を含むものである。

【0013】この発明に係る請求項じ記載の半導体装置 の製造方法は、第2の熱処理を、第1の熱処理よりも高 い温度で、かつ半導体基板に形成された絶縁膜上にポリ - シリコン膜が形成されない温度で行うものである。

【0014】この発明に係る請求項3記載の半導体装置 の製造方法は、第2の熱処理を、シラン系ガス雰囲気に 塩素を含むガスを導入して行うものである。

【0015】この発明に係る請求項4記載の半導体装置 ひ製造方法は、第2の熱処理の後、更に第3の熱処理 を、第2の熱処理よりも高温で短時間行い、金属シリサ イド層を更に低抵抗化させるものである。

【0016】この発明に係る請求項5記載の半導体装置 の製造で法は、露出したシリコン部分を含む平導体基板 理を行い、上記露出したシリコン部分上に上記金属膜を 反言させた金属リッチな金属シブサイト膜を形成する正 程と、次いで未支にの上記金属膜を除去する工程と、次 いで全面に上記金属模とは異なる種類の金属によるシブ コンリンチな第2の金属シリサイト噂を形成する工程。 と、次いで第2~熱処理を行い上記金属リッチな金属シ リサイド膜をシリコンリーチ な色属シリサイト層に変成 させる工程と、次いで下要な第2の金属シブサスト模を 強去する工程とを含むものである。

【0017】こり発明に係る請求項6記載り年導体装置。10。 の製造方法は、第2の熱処理後、第2の金属シリサイド 膜をバターニングして金属シリサイド配線層を形成する。 工程を含むもりである。

【0018】こり発明に係る請求項7記載の半導体装置 小製造が法は、半導体基板上に、素子分離用絶縁膜、ゲ 一ト酸化膜、ゲート電極、LDD領域、絶縁障サイドウ ォールおよびソース・ドレイン 領域を順次形成する工程 と、その後上記ソース・トンテン領域上または、上記ソ ース・トンイン領域上とゲート電極上とに自己整合的に 金属シリサイト層を形成する工程とを含むものである。 【0019】1の発明に係る請求項8記載の半導体装置 心製造方法は、半導体基板上に、素子分離用純緑障を形 成後、ロレクタ、・一ス、エミッタとなるそれぞれの拡 散層およびそれらの電極取り出し部を形成する工程と、 その後上記電極取り出し部上に自己整合的に金属シブサ イド層を形成する工程とを含むものである。

【0020】この発明に係る請求項9記載の车導体装置 は、金属シリサイト層とは異なる種類の金属による金属 シリサイト配線層が、局部配線として上記金属シリサイ ト層に接続され、しかもこの金属シリサイド配線層中の Siの量が化学量論組成とほぼ等しいものである。

【0021】この発明に係る請求項10記載の半導体装 置は、ソース・ドレイン領域上、または、上記ソース・ ドレイン領域上とゲート電極上とに金属シリサイド層が 形成されたものである。

【0022】この発明に係る請求項11記載の半導体装 置は、半導体基板上にコレクタ、パース、エミッタとな るそれぞれの拡散層およびそれらの電極取り出し部を有 し、この電極取り出し部上に金属シリサイト層が形成さ れたものである。

#### [0023]

【作用】上記の様にこの発明によると、第1の熱処理を 行って金属リッチな金属シリサイド膜を形成し、未反応 の金属膜を除去した後、第2の熱処理をシラン系ガス雰 囲気で行う。この第2の熱処理により上記金属リッチな 金属シリサイド膜からリコンリッチな金属シリサイド層 に変化するか、その反応に消費されるSiは、金属シリ サイド障下層の基板からたけでなくション系力スからも 供給される。このためSiり消費による基板の侵食が低 滅し接合破壊が膨上される。また、第2の熱処理前後に-50 【0031】また、この発明によると、局部配線として

6

膜の形成や除去等の繁雑な工程を必要とせず容易に信頼 作良り、自己整合的に金属。ササイド層が形成できる。 【0024】また、第2の熱処理を、第1の熱処理より ち高い温度で、から絶縁幕上にポリンリコン導が形成さ 紅ない温度で行うため、シランギガス雰囲気での熱処理 であっても、絶縁膜上にポインドは、瞳が形成されて絶 縁性を劣化させたりすることなり、シランギカスは金属 シリサイド膜上のみで反応し、自己整合的に金属シリサ そら層を形成する。

【0025】また、第20熟処理を、シラン系カス雰囲 気に塩素を含むガスを導入して行うため、塩素の働きに より絶縁導上にポリシリコン障が形成されるのを防止 し、熱処理条件等のプロセスカマーシンが広がり信頼性 か向上する。

【0026】また、第20熱処理の後、さらに第3の熱 処理を行うことにより、金属シリサイド層を更に低抵抗 で安定なものにする。この第3万熱処理では、第0の熱 処理のようにポリンリコン模形式の可能性がないため、 高温で短時間の処理で十分効果がある。

20 【0007】さらに、この発明によると、第1の熱処理 を行って金属リッチな金属シリサイト膜を形成し、未反 方の金属膜を除去した後、金面に、上記金属膜とは異な る種類の金属によるシリコンリッチな第2の金属シリサ 子ド膜を形成して第2の熱処理を行う。この第2の熱処 理により上記金属リッチな金属シリサイド膜がシリラン ○ → 手な金属ショサイド層に変化するが、その反応に消 費されるS1は、金属シリサイト膜下層の基板からだけ でなり、上層の第2万金属シリサイド膜からも供給され る。このためS1の消費による基板の侵食が低減し接合 30 破壊が防止される。また反応に用いられた第2の金属シ りサイト膜は、後工程で除去する際、下地の金属シリサ ・ド層とのエッチング選択比が大きいため、オーバーエ ッチング等の問題かなく製造工程が容易で信頼性が向上 する。

【0008】また、第2の熱処理の反応に用いられた第 2の金属シリサイト膜を、パターニングして金属シリサ イト配線層として用いるため、製造工程が簡便で容易で あるとともに、第2の金属シリサイド膜は第2の熱処理 の際にS1を供給しているために化学量論組成を越える 40 余分なSェかほとんどなく、金属シリサイト配線層中の S1析出の発生が防止され、配線の信頼性が向上する。 【0029】さらにまた、この発明による金属シリサイ ト層形成の方法をMOS型半導体装置に適用するため、 サリサイト構造のMOS型半導体装置の接合破壊を防止

して、容易に信頼性良く製造できる。 【0030】また、この発明による金属シリサイド層形 成の方法をBip型半導体装置に適用するため、サリサ

イド構造のBip型半導体装置の接合破壊を防止して、 容易に信頼性良く製造できる.

形成された金属シリサイト配線層中のSiの量が但学量 論組成とほぼ等しいため、金属シリサイト配線層中に全 分なSiがないSi析出の発生が防止されて配線抵抗の 安定した信頼性の高い半導体装置が得られる。

【0032】また、この発明による金属シリサイト配線層を、サニサイト構造のMOS型中導体装置に適用するため、金属シリサイト配線層中のSi析出が防止され、配線抵抗の安定した信頼性の高い、サビサイト構造のMOS型半導体装置が得くれる。

【0033】また、この発明による金属シリサイト配線層を、サリサイト構造のBip型生導体装置に適用するため、金属シリサイト配線層中のSi析出が形出され、配線抵抗の安定した信頼性の高い、サリサイト構造のBip型半導体装置が得られる。

#### [0034]

#### 【実施例】

実施例1. 以下、この発明の実施例を図にていて説明する。なお、従来の技術と重複する箇所は適宜その説明を省略する。図1は、この発明の実施例1による半導体装置の製造方法を示す新面図である。まず、従来のからと同様に、基板1に素子分離用シリコン酸化膜2を形成後、ゲート酸化膜3、ゲート電極4、1.DD領域5、サイトウェール6およびソース・トレイン領域7を順次形成し、この後、全面にCo膜8を推積後、従来の利力と同様に第1の熱処理を施してCoリノチな金属シリサイト膜9を形成し、未反応のCo膜8を除去する(図5年4)~図5(4)参照)。

【0.035】次に、ランプアニール法により、基板1に第2の熱処理をシラン系ガス雰囲気としての $SiH_4$ 雰囲気13中で行う。処理条件は、アニール温度を5.60~6.00 C、 $SiH_4$ 流量を数百s(c m(例えば200×c c m)、Ar流量を数s1 m(例えば4s1 m)、任力を数~数十T0 r r(例えば5T0 r r)、処理時間を約1時間に設定する(図1(a))。これにより、第1の熱処理で形成されたC0 りょそな金属シリサイド導9が変化し、低抵抗なC0 S i2 などのSi2 ッチな金属シリサイド 積域7上に形成する(図1(b))。この後、所定の処理を施して半導体装置を完成する。

【0036】上記実施例1では第2の熱処理をS1H4 40 雰囲気13中で行うため、シリサイド層14形成に必要なS1は、下層の基板1からだけでなり、S1H4カスからも供給される。例えば、「吸着」慶伊富長著、共立全書p58~に示す様に、金属、特に遷移金属表面には、一般に触媒作用があり、すなわち、気体分子を化学吸着し、分子を分解する作用がある。このため、上記実施例1の第2の熱処理において、Coリッチな金属シリサイド膜9上でSiH4は吸着1かつ分解し易く、彼って金属シリサイド膜9はSiとさらに反応する。一方、シリコン酸化膜2およびサイドウォール6上では、金属 50

表面のような触媒作用はないが、650℃程度は上となるとこれらの表面にポリンリコン膜が形成され易く絶縁 性が初仕するため、ポリンリコン膜が形成されない低温

性が初化するため、ポリシリコン膜が形成されない低温で、金属アリサイド圏14の低抵抗値が減少して安定に するのに十分な時間(1時間程度)、熱処理を行う。

【0037】この第2の熱処理において、全傷ショサイト層14円成のためのSia費量は、基板1とSiH。 ガスとではび同量であり、例えば、形成時のCo腫瘍の 膜草を約20nmとすると、基板1から約25nmの厚 20 さでSiが油費される。前工程の第1の熱処理での基板 1つSia費量はCo腫瘍の膜厚と同程度であるため、 基板1の侵食は45nm程度となり約0、1gmの深き に形成されたソース・ドレイン領域ででの接合は破壊されない。このとき金属ショサイト層14は約70nmの 厚さとなる。この様に、第2の熱処理をSiH。雰囲気 13中で行うため、Coショナタ全属ショサイト層9か あシリコンリンチで低抵抗な金属ショサイト層14への 反応に必要なSiは、SiH4カスと基板1との双方か の供給され、基板1のSii調費量は低減され、接合破壊 20 は防止される。

【0038】また、ポリンドコン障11を金属シリサイト導り上に形成して第2の熱処理を行い、更に共反でりポリンドコン障11を除去する。従来の接合破壊回避方法の様な繁雑な工程を含まず、容易に信頼性良くサリサイド構造の半導体装置を得ることができる。

【0039】なお、上記実施例1では金属ンササイト層 14形成り巻と国の熱処理を施いたが、S1H4雰囲気 13中の第2カ熱処理の後、続いてArまたはN2雰囲 気中で650℃以上(例えば700℃)で数十秒カラン プアニール法による第3カ熱処理を施しても良い。これにより、金属シリサイド層14の抵抗値は更に減少して 安定化する。この第3の熱処理では、ポリンリコン障所 成等の問題がないため、第2の熱処理よりも高温に短時 間で処理できる。

【0040】また、上記実施例1では第2の熱処理にS1H4カスを用いたが、Si2H6等の高次シランや、S1H2C12、S1HF3等かシリコンと水素又はシリコンと水素とハロゲンとの化合物ガス、又はこれらの混合カス、例えばS1H4とSiH2C12との混合カスです。40 同様の効果が得られる。さらに、上記の様なシラン系ガスにシランの数等の量の塩素を含むガスを混合させても良い。ショコン酸化膜2やサイドウォール6上に塩素が付着することにより、これらの上にポリショコン臓が形成されるのを防止するため、温度や圧力等のプロセスマージンが広がり、プロセスの信頼性が向上する。

【0041】また、上記実施例1では、金属膜としてC e 職8の例を示したが、その他、Ni、Pt、W、M o、Ti、Ta等の遷移金属、または、これらの組み合 わせから成る合金や積層膜であっても良い。

【0042】実施例2.次に、この発明の実施例2によ

る半導体装置の製造方法を図2に基づいて以下に示す。 まず、上記従来のものおよび実施例1のものと同様に、 LDD構造のnMOS「ランジスタを形成後、全面にC の膜8を堆積して第1の熱処理を施し、Coリッチな金属シリサイト膜9を形成後、米反応のCo膜8を除去す 5(図5(a)へ図5(d)参照)。

【0043】次じ、基板1上の全面に、例えばCVD法

によりても膜をとは異なる金属の第2の金属シンサイド 膜としてTiシリサイト膜15を0.03~0.1ヵm 程度の膜厚に形成する。このとき用いるTェンドサイト 膜15はアモルファス壯態で、FF原子1ゃに対してS →原子1~3~0×1 □ →チな組成とする「図□ (a))。次に、ランプアニール法により、アニール温 度を650℃以上、例えば900℃、処理時間数十秒。 で、基板工に第2の熱処理を施す。これによりCoリュ チな金属にリサイト障りは、上層のSェリッチなTェい シサイト膜15と下層の基板1との双方から81の供給 を受けて変化し、CoSigなどの低抵抗でSiリッチ な金属シリサイト層16カケート電極4およびソース・ トレイン領域で上に形成する。このときです。リサイド 膜15はアモルファス状態が引反応を進め低抵抗なTi ら 1 ½となる (図2 (b))。 次にTiシリサ・ド葉 1 ちをパターニングして金属シリサイド配線層としてカT i S i 2配線層 1 5 a を形成する(図2 (c)) 。この

後、所定の処理を施して平導体装置を得る。

【0044】この第2の熱処理において、金属シリサイ 8層16形成のためのS1酒費量は下層の基板1と上層 のTiシリサイト膜15とでほぼ同量であり、上記実施 例1と同様に、基板1つ侵食による接合破壊は防止され る。またTiシリサイト膜15は低抵抗なTiSigと なりTiSiっ配線層15aに用いることができるとい う利便性がある。ところで、通常CVD法やスペッタ法 で金属シリサイト配線膜を形成する場合、膜のストレス によるはかれを防止するため、膜中に化学量論組成を越 えるSiを含むように形成する。これにより、その後の 熱処理等で膜中にS1折出の発生を生じさせた。これに 対し上記実施例でにおけるTiSiz配締層15aは金 属シリサイド層16形成の為にSェを供給したために化 学量論組成を越える奈分なSェかほとんどなく、配線層 中にS1折出が生して配線抵抗が上昇する等の問題が防 止される。

【0045】なお、上記実施例2のTiSi2配線署15aのように、金属シリサイド配線層を、配線層中のSiの量が化学量論組成とほぼ等しいように構成すれば、上記の様な形成方法に限るものではなく、配線層中のSi析出の発生が防止された半導体装置が得られる。

【0046】なお、上記実施例さでは、第2の熱処理後に下すショサイト膜15をパターニングして下すSi。 配線層15aを形成したが、全面エッチングにより除去 しても良い。従来のポリンリコン膜11を用いる接合破 壊回避方法に比べ、Tiシリサイト膜を除去する際、下地の金属シリサイド層16とは金属の種類が違うためエッチングの選択比が大きい。例えば塩素チェッチングウスを用いた場合、TiSixとポリシリコンとでは選択比が最高1.5程度であるのに対しTiSixとしゅSixとでは選択比が最高20程度である。このためけーニーキング等の問題が無く信頼性が向上する。

【0047】また、上記実施例2では、Coのシンサイト膜9上にTiシリサイト膜15を形成したが、Coや 10 Tiの金属に限らず、2・のシリサイト膜9、15の金属の種類が異なるものであれば良日、双方共、他のNi、Pi、W、Mo、Ti、Ti、Cr等の遷移金属やこれらの複数の組み合わせから成る合金や積層膜のシリサイトが選用できる。

【0048】実施例3.上記実施例1および実施例2で は、NMOSトコンシスタのゲート電極すおよびソース ・トレイン領域でがサリサイト構造のものを示したが、 PMOSトランンスタについても同様に選用できるのは 言うまでもなく、またソース・トレイン領域であみなせ コサイド構造としても良し、図3に基づいて以下に示。 す。まず、P型基板1に素子分離用シリコン酸化膜2を 形成後、基板工上の金面にタート酸化膜3. ケート電極 4となるボスンドロン膜、毎光ばTiSig等の金属シ 2サイド膜17およびシリコン酸化膜18を順次形成す る。次に、ゲート酸化膜3、ゲート電極4、電極13世 イト膜17およびシリコン酸化膜18をパターニングし た後、イオン住人法によりLDD領域3を形成する。次 いでンリコン酸化磨から成るサイドウォール6を形成。 後、再びイオン油入法によりソース・ドレイン領域でを 30 开:成する(図3:a))。

【0049】この後、上記実施例でに進って、ソース・ドレイン領域でかみをサリサイド構造にする。まず、基板1上の全面にCo膜8を堆積し(図3(b))、第1の熱処理を施してCoリンチな金属シリサイド膜9をソース・ドレイン領域で上に形成し(図3(c))、次に、基板1上の全面にSiリンチなTiシリサイト膜15を形成し(図3(e))、第2の熱処理を施してCoリンチな金属シリサイド膜9をSiリンチな金属シリサイド 40 層16に変域させ、同時にTiシリサイド膜15を低極 抗なTiSi2とする(図3(f))、この後必要に応してTiシリサイド膜をパターニングしてTiSi2配線層15aを形成し(図3(g))、所定の処理を施して半導体装置を得る。

【0050】なお、上記実施例3では、ゲート電極4上には金属シリサイト導1でを介してシリコン酸化導18が形成されているため、金属膜が露出されておりず、ソース・ドレイン領域で上にのみ自己整合的に金属シリサイト層16が形成され、ゲート電極4の絶縁性の高い半50 導体装置か得られる。金属シリサイト層16形成に関し

ては、上記実施例2と全く同様の効果が得られる。

【0051】また。上記実施例3では、ソース・トレイン領域でをサリサイト構造とするのに上記実施例3の方法に従って、第10熱 法に従ったが、上記実統例1の方法に従って、第10熱 処理後未反応のCの膜8を除去し、シラン系ガス雰囲気 において第3の熱処理を施しても良い。この場合も、上 記実施例1と同様の効果がある。

【0052】実統例4.次に、上記実施例2のサニサイ ト構造の形成方法をバイザーラーランジスクに適用した 例を、図4に基づいては下に歩す。まず、公知の方法に より図4 (a) に示すバイポーラドランシスタを形成す る。図において、1はP型基板、2は素子分離用シリコ ン酸化膜、19はコレクタとなるnで拡散層、19aは コレクタ電極取り出し部、20は五「拡散層、21はペ ースとなるP 拡散層、ビ2はベース21の電極取り出 し部として凸電極取り出し層となるP↑拡散層、23は エミックとなるn 拡散層、24はエミッタ電極取り出 い部としてのエミッタ電極である。各々の拡散層の組成 と濃度は、イオンモ人により形成されたものについて 11,  $01/9919510^{18} \sim 10^{19} / em^3 DAs$ ,  $n^{-}$ |拡散層20が10<sup>15</sup>~10<sup>16</sup>。 cm<sup>3</sup>のAs、ペース2 1は10<sup>17</sup>→10<sup>18</sup>//cm<sup>3</sup>りB、バース電極取り出し 層22は10<sup>18</sup>~10<sup>14</sup>。cm<sup>3</sup>のBである。また、エ ミッタ23はエミック電極とすをポリンリコンで形成 し、そこからの不純物拡散により形式する。

【0.053】次に、上記実施例とり間様の方法で、コレクタ電極取り出し部19a、ベース電極取り出し署22およびエミッタ電極と4の上に自己整合的にシリサイド層を呼吸するサリサイト工程を説明する。まず、図4(a)に示すバイガーラトランジスタが形成された基板では、152会表に4、第2を推議。(図1・15)

1上の全面にCの順名を堆積し(図4(b))、第1の 熱処理を施してCのファチな金属シリサイド膜9をコンタタ電極取り出し部19a、ハース電極取り出し層2 2、およびエミッタ電極24上に形成し(図4

(c))、その後未反応のCo膜 8を除去する(図4(d))。次に、基板1上の全面にSiリッチなTiシリサイド膜15を形成し(図4(e))、第2の繁処理を施してCoリッチな金属シリサイド膜9をSiリッチな金属シリサイド層16に変成させ、河時にTiシリサ

(f))。この後、必要に応じてTiンリサイト膜15をパターニングしてTiSip配線層15aを形成し (図4(g))、所定の処理を施して半導体装置を得る。

イド膜15を低抵抗なTiSi2とする(図4)

【0054】なお、上記実施例4では、サリサイド E程を上記実施例2の方法に従って行ったが、上記実施例1の方法に従って行っても良い。また、上記実施例4ではnpnトランジスタについて示したが、もちろんpnpトランシスタについても同様に適用できる。

[0055]

【発明の効果】以上の様に、この発明によれば、第2の 熱処理をシラン系ガス雰囲気で行うために、基板の侵食 を低減して接合破壊の防止された信頼性の高いサリサイト構造の非導体装置が得られる。また繁雑な工程を含ま ずサリサイト構造の半導体装置の製造が容易で簡略となる。

【0056】また、ポリンドコン膜が絶縁膜上に形成されない温度で第じつ熱処理を行うため、絶縁膜の絶縁性を的化させることなり、信頼性の高いサリサイト構造の 10 半導体装置が得られる。

【0057】また、シラン系ガス雰囲気に塩素を含むガスを導入するため、絶縁膜上にポリンプコン膜が形成されるのを防止し、信頼性が向上する。

【0058】また、第じの熱処理後更に第3の熱処理を 行うことにより、金属ショサイト層を更に低抵抗で安定 なものにできる。

【10059】また、この発用によれば、全面に第20金属よりサイド膜を形成後第2の熱処理を行い、その後不要な第2の全属シリサイト膜を除去するため、基板の侵乏の食を低減して接合破壊の防止された信頼性の高いサリサイト構造の半導体装置が得られる。また第2の金属シリサイド膜をエッチング除去する際、オーバーエッチング等の問題がなく容易に除去できるため、サリサイト構造の半導体装置の製造が容易で信頼性が向上する。

【0060】また、第2万金属シリサイト膜を金属シリサイト配線層に利用するため、製造が簡便で容易である。さらにSi桁出り発生が防止された信頼性の高い金属シリサイド配線層が得られる。

【0061】 さらに、こり発明によればサリサイド構造 のMOS型 半導体装置および Bip型半導体装置のいず れについても、接合破壊を防止して容易に信頼性の高い 装置を製造できる。

【0062】また、この発明によれば、金属シリサイド 配線層を、配線層中のSiの量が化学量論組成とほぼ等 しくなるように構成したため、金属シリサイド配線層中 のSi析出の発生が防止されて配線抵抗の安定した信頼 性の高いサリサイド構造の半導体装置が得られる。

【0063】さらに、この発明によれば、サリサイド構造のMOS型半導体装置およびBip型半導体装置のいずれについても、金属シリサイド配線層中のSi析出の発生が防止されて配線抵抗の安定した信頼性の高いものが得られる。

#### 【図面の簡単な説明】

【図1】 この発明の実施例1による半導体装置および その製造方法を示す断面図である。

【図2】 この発明の実施例2による半導体装置および その製造方法を示す断面図である。

【図3】 この発明の実施例3による半導体装置および その製造方法を示す断面図である。

50 【図4】 この発明の実施例4による半導体装置および

その製造方法を示す断面図である。

【図5】 従来の半導体装置の製造方法を示す断面図で ある。

【図6】 従来の半導体装置の製造方法の問題点を説明 する断面図である。

【図7】 従来の別例による半導体装置の製造方法を示 す断面図である。


#### 【符号の説明】


1 半導体基板、2 素子分離用絶縁膜としての素子分 離用シリコン酸化膜、3 ゲート酸化膜、4 ゲート電 10 り出し部としてのエミック電極。 極、5 LDD領域、6 絶縁膜サイドウォールとして


のサイドウォール、7 ソース・ドレイン領域、8 金 属膜としてのCo膜、9 金属シリサイド膜、13 シ ラン系ガス雰囲気としてのSiH4雰囲気、14 金属 シリサイド層、15 第2の金属シリサイド膜としての Tiシリサイド膜、15a 金属シリサイド配線層とし でのTiSi2配線層、16 金属シリサイド層、19 コレクタ、19a コレクタ電極取り出し部、21 ベース、2.2 パース電極取り出し部としてのベース電 極取り出し層、23 エミッタ、24 エミッタ電極取

14

【図1】







1: 半導体基板


2: 素子分離用シリコン酸化膜

3: ゲート酸化膜 4: ゲート電極 5:LDD領域 6: サイドウォール


7:ソース・ドレイン領域 9:金属シリサイド膜


13: SiH4容团気 14: 金属シリサイド層

【図2】



15:Tiシリサイド膜







15a:TiSiz 配線層

Ì

【図6】





フロントページの続き

(51) Int. Cl. <sup>6</sup> 識別記号 庁内整理番号 F I H O 1 L 29/78

技術表示箇所

21/336

ì

ì